Виды триггеров: RS, D, T и JK-триггеры, синхронные и асинхронные, принцип работы

Вопросы и ответы

Что такое триггер

Чтобы узнать, что такое триггер, и понять все об этих устройствах, нужно начать с понятия. Слово «Триггер» происходит от английского «trigger» и обозначает цифровую единицу, имеющую всего два состояния — 0 и 1. Переход от одного значения к другому происходит с огромной скоростью, и временем этих переходов обычно пренебрегают.

Триггер является основным элементом в системе большинства запоминающих устройств. Их можно использовать для хранения информации. Но объем памяти крайне мал, поэтому хранить там можно только коды, биты и сигналы.

Триггеры могут сохранять память только при наличии напряжения питания. Из этого следует, что их все же следует отнести к оперативной памяти. Перезапустите питающее напряжение — и триггер окажется в одном из двух состояний.

То есть иметь либо логический ноль, либо логическую единицу, и это состояние будет выбрано случайным образом. Исходя из этой особенности, при проектировании схемы необходимо заранее указать, как триггер будет возвращаться в исходное состояние.

Схема, состоящая из двух логических состояний «И-НЕ» или «ИЛИ-НЕ», которая охвачена положительной обратной связью, является основой построения всех триггеров. При подключении схема может находиться только в одном из двух устойчивых состояний. Если сигналов нет, триггер сохранит именно заданное состояние и не изменит его при наличии питания.

Триггерные ячейки

Схема имеет два инверсионных входа: Сброс — R (Сброс) и установка S (Установка). Так же есть два выхода: Q — прямой и -Q — инвертированный. Чтобы триггерная ячейка работала корректно, должно выполняться одно правило. Выходы ячейки не могут принимать отрицательные импульсы одновременно.

Выход -R получает импульс при подаче одного сигнала на вход -S. — Тогда выход Q будет в состоянии «1», выход Q будет в состоянии «0». Обратная связь создает переход сигнала «0» на второй вход нижнего элемента.

При прекращении подачи сигнала на -R состояние сигналов на выходах будет одинаковым — Q(0), -Q(1). Таким образом, схема будет находиться в состоянии стабильности, так как при подаче импульса на -R состояние выхода не изменится.

Такое же состояние система будет иметь, если на -R подать «1», а на вход -S «0». Тогда на выходе Q будет «1», на -Q — «0». Система будет устойчива вне зависимости от подачи импульсов на вход — S.

При одновременной отправке сигналов на каждый вход на каждом выходе во время работы будет по одному сигналу. Как только подача импульсов прекратится, сами выходы перейдут в одно из двух возможных состояний. Это произойдет случайно. Триггерная ячейка при включении выберет одно из двух стабильных положений. Так же случайно.

Классификация и типы синхронизации триггеров

Триггеры делятся на два больших класса:

  • асинхронный;
  • синхронный (тактовый).

Принципиальное отличие между ними состоит в том, что в устройствах первой категории уровень выходного сигнала изменяется одновременно с изменением сигнала на входе(ах). Для синхронных триггеров изменение состояния происходит только при наличии сигнала синхронизации (часы, строб) на предусмотренном для этого входе.

Для этого предусмотрен специальный выход, обозначаемый буквой C (часы). По типу порта синхронные элементы делятся на два класса:

  • динамичный;
  • статический.

Для первого типа выходной уровень изменяется в зависимости от конфигурации входных сигналов в момент появления фронта (переднего фронта) или спада тактового импульса (в зависимости от конкретного типа триггера).

Между появлением фронтов синхронизации (скатов) на входы можно подавать любой сигнал, состояние триггера не изменится. Во втором варианте признаком часов является не изменение уровня, а наличие единицы или нуля на входе часов. Существуют также сложные спусковые устройства, классифицируемые по:

  • количество устойчивых состояний (3 и более, а не 2 у основных элементов);
  • количество уровней (также более 3-х);
  • другие свойства.

Сложные элементы имеют ограниченное применение в конкретных устройствах.

Определение

Что такое триггер? Триггер – это электронное устройство, имеющее способность довольно длительное время находиться в одном из двух устойчивых состояний, а также переключать их за счет воздействия внешнего сигнала. Спусковой крючок — это по сути простая электроника, от которой зависит работоспособность более сложных систем

Он способен сохранять двоичную информацию (ноль или единицу) после отказа входных импульсов. Основное назначение устройства — переход из одного состояния в другое. Триггер хранит в памяти 1 бит информации, которая определяет его текущее состояние: логический «0» или логическая «1».

Какие входы есть у триггера? Любой триггер может иметь несколько входов, а именно:

  1. Информационная информация. Они отвечают за общее состояние устройства в момент работы всей схемы.
  2. Лидеры. Они отвечают за установку триггера в предварительное положение и дальнейшую синхронизацию.

Работа устройства основана на 2-х элементах «И-НЕ», 2-х «ИЛИ-НЕ» и других, некоторые типы триггеров работают на логических элементах КМОП, ТТЛ, ЭСЛ. Принцип работы любого триггера зависит от количества входов/выходов, а также от типа самого устройства.

Логика запуска

В электронике используются устройства на основе транзисторов или микросхем. Транзисторные модели применяются для сложных интегральных схем старого типа. Логическая микросхема имеет меньшие габариты, хранит информацию без перегрева и перегрузок. Поэтому их используют в более миниатюрных и сложных схемах современной электроники.

Разновидности

Чтобы понять, как работает триггер, нужно понять, к какому классу и типу он относится. Различают 2 основных класса этих устройств:

  1. Синхронный с двумя основными классами: статическим и динамическим.
  2. Асинхронный.

Оба варианта имеют схожий принцип действия. Отличие только в процессе перехода сигнала из одного состояния в другое. Асинхронный делает это напрямую, а синхронный работает на основе этого сигнала.

Асинхронные

Асинхронный RS-триггер имеет 2 основных входа «R» и «S». Также предусмотрены выходы «Q» и «Q-». Устройство Trigger RS ​​допускает следующую последовательность:

  1. Вход «S» является вводом настройки. На него подается высокое напряжение, в результате чего логический выход «Q» устанавливается в «1».
  2. Вход «R» отвечает за сброс положения. Высокое напряжение в виде логической «1» на этом входе подразумевает установку 0 на выходе «Q», а на выходе «Q–» — «1».

Асинхронный RS-триггер работает условно следующим образом:

  1. При подаче напряжения на вход «S» устройство включается и сохраняет это состояние даже при потере положительного сигнала.
  2. При подаче сигнала на вход «R» устройство выключается, сохраняя на выходах логический 0.

Схема RS-триггера асинхронного типа является наиболее простой. Работает без синхронизации со вспомогательным входом. Компонент RS используется в простых элементах или как дополнение к более сложным триггерам.

Затем будут представлены УГО, таблица истинности и общая схема такого триггера.

Асинхронный RS-триггер

Синхронные

Чуть более сложное устройство. Работа с дополнительной синхронизацией сигналов. Эти триггеры RS также имеют входы «R» и «S», а также выходы «Q» и «Q–». Отличие заключается в наличии входа синхронизации «С». Этот контакт необходим для синхронизации входящих сигналов. Этот вход называется «часы» или часы. Триггер имеет следующий принцип работы:

  1. В основном сигнал поступает на входной разъем «С» и синхронизируется.
  2. С контакта «С» сигнал поступает на вход «S» в виде логической 1 или высокого напряжения.
  3. Логика 1 устанавливается на «Q» и сама схема включается.

Синхронизация используется для уменьшения некоторых помех. RS-триггеры этого типа часто используются для параллельно включенных цепей, что значительно снижает помехи от элементов с большой магнитной индуктивностью.

Графический символ, таблица истинности и диаграмма установившегося состояния устройства представлены ниже.

Синхронный RS-триггер УГО

Асинхронные и синхронные модели — далеко не единственные схемы, которые используются для построения логических рабочих моделей. Затем будут представлены варианты триггеров с другим принципом действия.

Типы триггеров и принцип их работы

Существует несколько основных типов триггеров. Прежде чем разобраться в различиях, следует отметить общее свойство: при подаче питания выход любого устройства устанавливается в произвольное состояние. Если это критично для общей работы цепи, должны быть предусмотрены предустановленные цепи. В простейшем случае это RC-цепь, формирующая сигнал установки начального состояния.

RS-триггеры

Наиболее распространенным типом асинхронного бистабильного устройства является RS-триггер. Относится к триггерам с раздельной настройкой состояний 0 и 1. Для этого есть два входа:

  • S — комплект (установка);
  • R — сброс (сброс).

Это прямой выход Q, он также может быть инвертированным выходом Q1. Его логический уровень всегда противоположен уровню добротности — это полезно при проектировании схем.

При подаче на вход S положительного уровня выход Q будет установлен в логическую единицу (если это инвертированный выход, то он перейдет в уровень 0). После этого на входе сетапа сигнал можно менять как угодно — на выходной уровень это не повлияет.

Пока на входе R не появится 1. Это установит триггер в состояние 0 (1 на перевернутом выводе). Изменение сигнала на входе сброса не повлияет на дальнейшее состояние элемента.

Логическая схема RS-триггера.

Важно! Вариант, когда на обоих входах стоит логическая единица, запрещен. Триггер будет установлен в произвольное состояние. При проектировании схем такой ситуации следует избегать.

Логическая схема RS-триггера.

RS-триггер может быть построен на основе широко используемых двухвходовых элементов И-НЕ. Этот метод реализован как на обычных микросхемах, так и внутри программируемых матриц.

Один или оба входа могут быть инвертированы. Это означает, что на этих выводах триггер управляется появлением не высокого, а низкого уровня.

Логическая схема RS-триггера с инвертированными входами.

Если построить RS-триггер на двухвходовых элементах И-НЕ, то оба входа будут инверсными — управляемыми подачей логического нуля.

Это закрытая версия RS-триггера. Имеет дополнительный вход С. Переключение происходит при выполнении двух условий:

  • наличие высокого уровня на входе Set или Reset;
  • наличие тактового сигнала.

Такой элемент используется в тех случаях, когда переключение должно быть задержано, например, в момент окончания переходных процессов.

D-триггеры

D-триггер («прозрачный триггер», «защелка», защелка) относится к разряду синхронных устройств, тактируемых по входу C. Также имеется информационный вход D (Data). По функционалу устройство относится к триггерам с приемом информации через один вход.

Пока на тактовом входе есть логическая единица, сигнал на выходе Q повторяет сигнал на входе данных (режим прозрачности). Как только уровень строба перейдет в состояние 0, уровень выхода Q останется таким же, каким он был в момент фронта (фиксации).

Так что зафиксировать уровень на входе можно в любой момент. Есть также D-триггеры с часами на передней панели. Они фиксируют сигнал на положительном фронте вспышки.

Логическая схема D-триггера.

На практике в микросхеме могут быть объединены два типа бистабильных устройств. Например, триггеры D и RS. В этом случае входы Set/Reset имеют приоритет. Если на них есть логический ноль, элемент ведет себя как обычный D-триггер. При появлении высокого уровня хотя бы на одном входе выход устанавливается в 0 или 1 независимо от сигналов на входах C и D.

Комбинированная конструкция триггеров D и RS.

Прозрачность D-триггера не всегда полезна. Чтобы этого избежать, используются двойные элементы (триггер, «хлопающий» триггер), они маркируются буквами ТТ. Первый триггер представляет собой обычную защелку, посылающую входной сигнал на выход. Второй триггер действует как элемент памяти. Оба устройства тактируются одним стробоскопом.

Схема триггера ТТ.

T-триггеры

Триггер T относится к классу счетных бистабильных элементов. Логика работы проста — он меняет состояние каждый раз, когда на его вход поступает очередная логическая единица. Если на вход подается импульсный сигнал, выходная частота будет вдвое выше входной. На инвертированном выходе сигнал будет в противофазе с прямым.

Логическая схема Т-триггера.

Так работает асинхронный Т-триггер. Есть и синхронный вариант. При подаче импульсного сигнала на тактовый вход и наличии логической единицы на выходе Т элемент ведет себя так же, как и асинхронный — делит входную частоту пополам. Если на выводе T установлен логический ноль, на выходе Q устанавливается низкий уровень, независимо от наличия стробов.

JK-триггеры

Этот бистабильный элемент относится к универсальной категории. Им можно управлять отдельно по входам. Логика триггера JK аналогична работе элемента RS. Вход J (Задание) используется для установки выхода на единицу. Высокий уровень на выводе K (Keep) сбрасывает выход на ноль.

Принципиальное отличие от триггера RS в том, что одновременное появление единиц на двух управляющих входах не запрещается. При этом выход элемента меняет свое состояние на противоположное.

Логическая схема триггера JK.

Если выходы Job и Keep соединены, JK-триггер становится T-триггером с асинхронным счетом. Когда на комбинированный вход подается прямоугольная волна, выход будет иметь половину частоты. Как и элемент RS, это тактовая версия триггера JK. На практике используются в основном вентильные элементы этого типа.

Читайте также: Как проверить обмотку электродвигателя мультиметром

Метастабильность триггера и межтактовая синхронизация

Невероятный факт, но многие студенты, окончившие курс цифровой электроники, остаются в неведении о таком явлении, как метастабильность (или считают его настолько незначительным, что напрочь забывают через 2 дня после экзамена).

Между тем отказы устройств, вызванные метастабильностью, чрезвычайно трудно диагностировать. Если вы узнали себя в таком ученике, и если вы каким-то образом связаны с разработками на основе цифровых микросхем, настоятельно рекомендую прочитать этот текст. Возможно, потратив 10 минут сейчас, вы сэкономите много дней на устранение неполадок в будущем.

Вспомнить бы что такое триггер

Классический D-триггер является основным устройством для хранения информации в современных цифровых схемах. На высоком уровне абстракции это запоминающее устройство с входом данных D, выходом данных Q, а также входом управляющего тактового сигнала (clk — часы в английской терминологии).

Все сигналы здесь логические, они могут быть либо в логическом 0 (далее «0»), либо в логической 1 (далее «1»). Нас пока не интересует абсолютное значение напряжения в вольтах. При поступлении на тактовый вход фронта сигнала, т.е переходе от «0» к «1», триггер запоминает текущее значение на информационном входе D и передает его на выход Q.

Во всех остальных ситуациях триггер- flop продолжает хранить свое старое значение. Триггер также может иметь другие управляющие сигналы, в частности сигнал асинхронного сброса aclr, который устанавливает триггер в «0», независимо от других входов.

Любой триггер имеет два временных параметра (требования), которые необходимо выполнить для корректной работы:

  1. Ts — setup time — заданное время. Время, до которого сигнал на входе D должен оставаться стабильным
    приход циферблата тактового сигнала;
  2. Th — держать время — держать время. Время, по истечении которого сигнал на входе D должен оставаться стабильным
    приход циферблата тактового сигнала;

Сумма этих двух параметров дает нам временное окно вблизи края часов, где входные данные должны быть стабильными. Аналогичные параметры есть и для других входов, особенно для входа асинхронного сброса (они называются временем восстановления и снятия). Несоблюдение этих требований приводит к неопределенным условиям срабатывания.

В простейшем случае это будет либо «старое», либо «новое» значение, поступившее на вход данных D в непосредственной близости от фронта часов, но неизвестное. Во многих ситуациях с этим можно смириться. На следующем изображении выходы Q(1) и Q(2) представляют собой две реализации операции триггера при нарушении входных временных параметров.

Монета, зависшая в воздухе

Но иногда при нарушении временных параметров границы «цифрового мира» выходят за пределы, и вместо принятия состояния, явно соответствующего «0» или «1», выход триггера начинает зависать в промежуточном состоянии с напряжение примерно равно половине напряжения между «0» и «1». Грубая аналогия из «механического мира» размещена в заголовке.

В устойчивом положении мяч находится слева или справа. Чтобы он перешел в другое состояние, его нужно нажать. Если вы сделаете это достаточно сильно, он легко пройдет верх и окажется на другой стороне (обычный триггерный переключатель).

Если надавить слишком слабо, он тут же откатится назад. Если вы счастливчик, то есть шанс, что толкнув шарик, вы заставите его застыть точно наверху.
Этот эффект называется метастабильностью

. На изображении выше эта опция помечена как Q(3). В конечном итоге триггер «упадет» в одно из заданных состояний, но когда именно это произойдет, сказать нельзя.

Время нахождения триггера в метастабильном состоянии является вероятной величиной и зависит от технологических параметров элементной базы, температуры и т д. На осциллографе эта картина выглядит примерно так (входной сигнал, разрывающий время триггера, показан на синий, выход триггера показан розовым):

Чем плоха метастабильность? Во-первых, это условие само по себе неопределенно и порождает неизвестный результат в последующих элементах. Более того, во многих случаях выходной сигнал триггера поступает одновременно на несколько других элементов, которые в силу несовершенства технологической базы могут иметь несколько иные пороги срабатывания.

Это означает, что один и тот же сигнал может интерпретироваться как «1» в одном месте и как «0» в другом. Это может привести к рассинхронизации работы различных частей устройства и общему выходу из строя (т.е такой ситуации, когда само устройство не имеет возможности выйти). Кроме того, если метастабильное состояние длилось до прихода следующего тактового сигнала, он также может войти в следующий триггер в цепочке метастабильного состояния.

Вероятность этого мала, поскольку диапазон входных напряжений, в котором триггер переходит в метастабильность, крайне узок. Но учитывая, что такая ситуация будет происходить регулярно на высокой частоте (современные схемы могут работать на частотах до 1 ГГц, а то и выше), такое событие вполне реально.

Опять же, вероятность такого события можно оценить на основе параметров устройства, тактовой частоты и скорости изменения данных. Общая формула для оценки времени наработки на отказ выглядит следующим образом: , где t_R — временной интервал «защиты» от метастабильности.

Для грубой оценки его можно принять равным 0 для одного триггера, периоду тактовой частоты минус заданная задержка и задержки распространения для другого триггера и плюс один период для каждого последующего; tau — параметр, зависящий от технологии, единицы/десятки пикосекунд для современных устройств; T_0 — это временное окно для входа в метастабильность. Десятки/сотни пикосекунд; f_c — частота тактового сигнала сотни мегагерц; f_D — частота изменения данных.

В диапазоне от 0 до f_c. Для современного оборудования период приведения первого триггера в цепочке в метастабильное состояние измеряется в микро/миллисекундах, второго — в часах, третьего — в миллиардах или триллионах лет.

Эффект метастабильности может проявляться в нескольких классических ситуациях:

  1. Явное нарушение параметров Ts и Th для триггера. Обычно это происходит, когда пытаются заставить устройство работать на частоте, на которой оно физически не может работать из-за слишком длинных путей распространения сигнала. Эта ситуация контролируется анализатором времени и не должна возникать при нормальной работе (когда выполняются требования по времени.
  2. Нарушение временных параметров на входах асинхронного сброса. Удивительно, несмотря на то, что сброс был асинхронным, это должно быть синхронный тактовый сигнал на триггер, который сбрасывается, т е синхронизация объявляется по фронту тактового импульса. Об этом часто забывают, когда бросаешь фолд из ниоткуда. Опять же, если сигнал сброса генерируется с использованием того же тактового сигнала, что и тактовый сигнал сбрасываемого триггера, анализатор времени вычислит его самостоятельно.
  3. Сигналы доставляются синхронно (на той же частоте с известной задержкой) от других устройств — здесь простейший временной анализ (т.е просто объявление тактовой частоты) не работает, и вы должны явно задавать синхронизацию ваших входных/выходных сигналов. Это отдельная сложная (но вполне решаемая) проблема с временным анализом.
  4. И, наконец, самый сложный случай — сигналы передаются асинхронно, возможно, с совершенно другой тактовой частотой (и с неизвестными фазовыми сдвигами) относительно приемных триггеров. Их источником может быть как внешнее оборудование (хотя бы кнопка на плате или последовательный порт), так и блоки одной и той же микросхемы, работающие на другой тактовой частоте. Именно об этой ситуации и пойдет речь далее.


Но сначала несколько слов о том, из какого числа поступают тактовые сигналы. Конечно, самый простой и приятный вариант — это когда звонит только один звонок. Тогда работать с проектом будет легко и практично

. К сожалению, это возможно только для очень простых устройств. Любое более-менее сложное устройство обычно взаимодействует с несколькими внешними устройствами/интерфейсами, у каждого из которых может быть свой тактовый сигнал. Например, нам нужно получить данные от АЦП, буферизовать их во внешней динамической памяти, а затем передать по Ethernet.

В данном случае нам нужны как минимум 3 несвязанных тактовых домена — интерфейс ADC, системная шина и память DDR, а также часть интерфейса Ethernet. Это означает, что перед нами стоит задача корректной передачи данных (а также параметров, управляющих сигналов, флагов состояния и т д.) между этими тактовыми доменами.

Как бороться

Во-первых, плохая новость заключается в том, что эффекты метастабильности нельзя полностью преодолеть, поэтому всегда существует вероятность того, что ближайшая атомная электростанция внезапно взорвется или что ваш самолет внезапно разобьется. Но рядом простых действий эту вероятность можно значительно уменьшить, примерно так же, как вероятность того, что завтра Архангел Рафаил протрубит в свою трубу и возвестит конец света.

Общая тактика понятна: ставим несколько триггеров подряд (как видно из формулы выше, реалистам вполне достаточно двух синхронизирующих триггеров), после чего данные можно использовать. Однако существует ряд технических нюансов, которые зависят от типа передаваемых данных.
В простейшем случае посылается псевдостатический скалярный сигнал (однобитный).

Например, сигнал выбора режима и т.д. — переключается крайне редко. В данном случае нас интересует только защита от метастабильности — ставим два триггера на частоту приема и готово. С погрешностью в 1 такт (нам все равно) он будет передаваться от источника к приемнику.

1-тактный сигнал разрешения

. Сложность заключается в том, что при несовпадении частот велика вероятность либо потерять сигнал полностью (если частота приема ниже исходной), либо растянуть его на несколько тактов, что тоже невелико.


Общий подход, используемый в данном случае, заключается в том, чтобы «растянуть» сигнал на несколько тактов, известным образом перенести его в новую тактовую область и выделить там фронтовое событие, переформировав сигнал длительностью 1 такт.

Многобитная шина, несущая одно псевдостатическое значение

(например, параметр конфигурации). Вроде бы все просто — поставить пару триггеров на каждый бит шины — что еще нужно? Однако мы знаем, что после выхода из метастабильного состояния триггер может принимать как старое, так и новое значение.

Более того, даже без входа в метастабильность, просто из-за немного разных параметров, триггер одного из разрядов может успеть зафиксировать новое значение, а триггер другого — старое.


В этом случае неверное значение будет присутствовать на выходе шины не менее 1 такта. Он не будет похож ни на старый, ни на новый из входов. Для некоторых схем это может не иметь значения, но для других может быть важно. Поэтому они пытаются создать более надежную схему с подтверждающим сигналом, указывающим, в какой момент безопасно инвертировать входные данные в выходные.

И, наконец, самый сложный случай — это поток данных, который передается из одного тактового домена в другой. Если данных относительно мало (1 слово данных за 10 и более тактов), можно реализовать схему квитирования, аналогичную предыдущей. Но что, если данные будут передаваться в каждом цикле (или близком к нему)?

Здесь на помощь придет специальное аппаратное устройство — двухпортовая память с независимыми тактовыми сигналами. Такая память имеется как в современных ПЛИС, так и в технологических библиотеках для заказных микросхем. На него можно писать и читать совершенно независимо через два отдельных порта. Единственным ограничением является одновременный доступ на запись и чтение к одному и тому же адресу памяти — это может привести к неопределенному результату.

На базе такого блока памяти часто создается модуль FIFO, который с одной стороны дает возможность записывать данные из одного тактового домена, а с другой стороны отводить их в другой тактовый домен. В то же время логика FIFO гарантирует, что доступ к одной и той же ячейке памяти не осуществляется.

Счетный триггер.

триг18.jpg

Триггер Шмитта формирует импульс правильной формы с произвольной формой сигнала на входе. Он используется для преобразования медленно меняющихся сигналов в импульсы с четко определенными фронтами.

Триггер Шмитта.

триг16.jpg

Этот вентиль выдает логическую единицу, если один из входов равен единице, а другой равен нулю. Если входы имеют одинаковые значения, выход равен нулю.

Логическая схема исключающее ИЛИ.

триг15.jpg

ИЛИ-НЕ состоит из последовательно соединенных логических элементов ИЛИ и НЕ. Следовательно, значения на выходе ИЛИ НЕ инвертируют.

Логическая схема ИЛИ — НЕ.

триг17.jpg

ИЛИ — форма логического сложения. Логическая единица на выходе появляется при наличии высокого уровня (единицы) на любом из входов.

Логическая схема ИЛИ.

триг14.jpg

И-НЕ является наиболее часто используемым элементом. Он состоит из логических элементов И и НЕ, соединенных последовательно.

Логическая схема И — НЕ.

цифра.jpg

По заданию механический пресс должен срабатывать только при одновременном нажатии двух кнопок, разнесенных на определенное расстояние. Важность задачи состоит в том, чтобы обе руки оператора были заняты в момент хода пресса, что исключит возможность случайного повреждения конечности. Это можно сделать только с помощью вентиля И.

Пример использования элемента И в реальном техническом блоке:

триг13.jpg

И — элемент логического умножения. Устройство (высокий уровень напряжения) на выходе появляется только при наличии устройств, на обоих входах, одновременно.

Логическая схема И.

триг12.jpg

Элемент, служащий для инвертирования входящих сигналов — логическая единица становится нулем, и наоборот.

Инвертор.

триг11.jpg

Буфер представляет собой усилитель тока, служащий для согласования различных логических элементов, особенно основанных на различной элементной базе (ТТЛ или КМОП).

Буфер.

Процессы, необходимые для функционирования всех технологических устройств (включая ПК), могут быть реализованы с помощью ограниченного набора логических элементов.

Практическое использование

Свойство триггеров сохранять записанную информацию даже при снятии внешних сигналов позволяет использовать их в качестве ячеек памяти емкостью 1 бит. Из отдельных элементов можно построить матрицу хранения бинарных состояний — по такому принципу строятся статические оперативные запоминающие устройства (SRAM).

Одной из особенностей такой памяти является простая схема, не требующая дополнительных контроллеров. Поэтому такие SRAM используются в контроллерах и PLA. Но низкая плотность записи не позволяет использовать такие матрицы в ПК и других мощных компьютерных системах.

Использование триггеров в качестве делителей частоты упоминалось выше. Бистабильные элементы могут быть связаны в цепочки и иметь различные соотношения. Эту же строку можно использовать в качестве счетчика импульсов.

Для этого необходимо считать состояние выходов промежуточных элементов в каждый момент времени — будет получен двоичный код, соответствующий количеству импульсов, поступивших на вход первого элемента.

В зависимости от типа используемых триггеров счетчики могут быть синхронными или асинхронными. По тому же принципу строятся последовательно-параллельные преобразователи, но здесь используются только вентильные элементы. Также на триггерах построены цифровые линии задержки и другие элементы бинарной техники.

Цифровая линия задержки с использованием RS-триггера.

Триггеры RS используются в качестве фиксаторов уровня (демпферов отскока). Если в качестве источников логического уровня используются механические переключатели (ручки, переключатели), эффект дребезга будет формировать множество сигналов вместо одного. Триггер RS успешно борется с этим.

Область применения бистабильных устройств широка. Спектр решаемых с их помощью задач во многом зависит от фантазии дизайнера, особенно в области нестандартных решений.

Оцените статью
Блог об электричестве
Adblock
detector